逻辑门
逻辑门是实现布尔函数的设备,即它对输入的一个或多个比特进行逻辑运算,并给出一个比特作为输出。它们是任何数字系统的基本构建模块。它是一个电子电路一个或多个输入,只一个输出.输入和输出之间的关系是基于一定的逻辑。因此逻辑门被命名为AND门、OR门、NOT门等。
布尔函数是逻辑学家,哲学家,计算机科学家,程序员,电子工程师和语言学家感兴趣的。它们是当今计算技术的基础。
真值表
真值表基本上是一种详尽地定义布尔函数的方法。它们由输入位的所有可能排列和相应的函数值组成。
有多少 -ary布尔函数存在吗?
定义域的大小 -ary布尔函数是 .
这意味着我们会 在真值表中的行。因为有两种方法来填充每一个的输出 可能的输入,我们总共有 可能的功能。
基本逻辑门
主要有三个逻辑门:,或而且不.所有其他逻辑门都可以表示为这些逻辑门的组合。
和
真值表
一个 | b | a和b |
0 | 0 | 0 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 1 |
象征
或
真值表
一个 | b | a或b |
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 1 |
象征
不
真值表
一个 | 不是一个 |
0 | 1 |
1 | 0 |
象征
通用逻辑门
虽然所有的逻辑门都可以用主逻辑门来设计,但是与非或也不可单独实现设计所有主逻辑门。因此,这些被称为通用逻辑门。
与非
A和b = not (A和b)
真值表
一个 | b | NAND b |
0 | 0 | 1 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
象征
也不
A或b = not (A或b)
真值表
一个 | b | a和b |
0 | 0 | 1 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 0 |
象征
派生的逻辑门
派生逻辑门由两个或多个主逻辑门的组合而成。我们将在这里讨论一些重要的派生逻辑门。
XOR
A异或b = (A或b) and (not (A和b))
直觉上,异或是排他或,即A或B,但不是两者都有。
真值表
一个 | b | XOR b |
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
象征
XNOR
A xnor b = not (A xor b) = (A and b) or (not (A) and not (b))
真值表
一个 | b | XNOR b |
0 | 0 | 1 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 1 |
象征
在数字电路中的实现
逻辑门是用不同的晶体管组合而成的,它们基本上是电控开关。晶体管有两种类型:PNP和NPN。我们将在下面的例子中使用后者:
当对“基极”施加小电流时,NPN晶体管允许一个主电流从它的输入端(称为“集电极”)流向它的输出端(称为“发射极”)。这对应于一个闭合的开关,逻辑状态为“1”。当基极上没有电流时,晶体管不再允许电流从集电极流向发射极。这对应于一个打开的开关,逻辑状态为“0”。
和
当电流加到两个晶体管的基极时(即当 ),主电流从晶体管'a'的顶部集电极一直自由流向晶体管'b'的底部发射极。如果两个基极中只有一个是“开”的,当到达处于“关”状态的晶体管时,主电流将被阻塞,并且将无法流动。显然,如果两个晶体管都“关闭”,也不会有电流流动。
或
当对两个晶体管中的任何一个施加小电流时——或者更好的是两个晶体管——主电流就可以从电路的顶部自由流动到底部。只有当两个晶体管都处于“关”状态时,才会没有电流流动。
不
这种特殊的门甚至可以用一个晶体管完成。当没有电流应用到发射机的底座(即。 ),主电流将无法流过晶体管,它的唯一出路将是通过电线 ;因此 .另一方面,当小电流加到晶体管的基极上时( 所有的主电流都会通过它,而没有电流会通过电线 ;因此 .
注意:当构建实际电路时,所示的与门和或门是相当简单的,非门需要一些额外的组件来确保适当的工作条件。尽管如此,它背后的基本概念是不变的。